块包括FLASH模块和SDRAM模块，FLASH用来存储系统启动代码和软件代码，SDRAM用于提供软件运行时所需的额外存储空间。DSP控制板卡输出两路模拟量控制两块振镜的运动，输出Q开关控制信号以控制激光器的开关光，输入/输出16路光电隔离信号用于功能扩展。

2.2 PC机与DSP的通信

PCI 总线是一种不依附于某个具体处理器的局部总线。从结构上看，PCI是在CPU和原来的系统总线之间插入的一级总线，具体由一个桥接电路实现对这一层的管理，并实现上下之间的接口以协调数据的传送。管理器提供了信号缓冲，使之能支持10种外设，并能在高时钟频率下保持高性能。PCI总线也支持总线主控技术，允许智能设备在需要时取得总线控制权，以加速数据传送。PCI总线相比起ISA总线，有传输速度快，传输量大的优点。

本系统选用TMS320C6205，该芯片自带了符合PCI2.2规范的PCI总线桥接功能，开发者免去了PCI协议的硬件和软件实现，给系统设计带来了便利，缩短了开发周期，也节省了开发费用。开发者只需将PCI插槽上的总线信号和DSP芯片上相关的PCI总线信号直接相连即可。带“金手指”的DSP控制板卡可以直接插在PC机的PCI卡槽中使用，实现PC机与DSP之间的通信。PCI设备可以访问所有的内部RAM空间、外设和外部存储器空间。

DSP控制板卡使用的PCI总线宽度为32为（3.3V），总线频率为33MHz，传输速率为33×32/4MB/s = 132MB/s 。此传输速率为整个系统能实现高速运行提供了保障。

2.3 CPLD逻辑控制

整个高速系统的逻辑控制是通过高速CPLD芯片来实现的。选用ALTERA公司的MAX7128E芯片实现，可用编程逻辑门为2500，宏单元数128，逻辑阵列块数8，用户可定义I/O脚100个，pin-to-pin延时为5ns。MAX7000系列器件可以通过编程器进行编程，也可以在线编程。本设计采用了在线编程（ISP）。ISP允许在设计开发过程中迅速方便地重复编程，简化了制作过程，允许器件在编程之前就先装配到印制板上。

系统设计中LED信号灯、FLASH、DA芯片、16路I/O光电隔离接口、模拟开关、Q开关、PWM输出、软件复位控制都使用了CE1空间的地址，为了防止这些器件的互相干扰，必须对输入地址进行译码。通过判断输入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在访问的地址区域，进行CE1空间的地址译码，从而产生相应的控制信号，以实现逻辑控制和时序控制。

CPLD上构建的寄存器的高地址都是一样的，命名为dsp_reg_addr，由Pa16~21构成，若Pa16~21设置为"111000"即表示地址0x0178xxxx。

低地址由Pa2~6构成，对10个寄